

Law Offices

Jordan and Hamburg LLP

Chanin Building 122 East 42nd Street New York, N. Y. 10168

Frank J. Jordan Herbert F. Ruschmann Jacqueline M. Steady¹

C. Bruce Hamburg

Marvin Turken, P.C. Alfred D'Andrea, P.C.²

Of Counsel Thomas M. Furth Lawrence I. Wechsler

Paralega! Michelle C. Ramos 'Pa. Bar only *Va. and D.C. Bars only

Telephone (212) 986-2340 facsimile (212) 953-7733

February 12, 2001

Patents, Trademarks and Copyrights

email: jandhoipattorneys.com jandheiplaw-worldwide.com

www.iplaw-worldwide.com

Telex 237057 JAH UR

Cable Address: PATENTMARK

Washington Office Suite 520 2361 Jefferson Davis Highway Arlington, Virginia 22202

Assistant Commissioner for Patents United States Patent and Trademark Office Washington, D.C. 20231

Re:

Application of

Kenji SHIGEKI et al.

Serial No.

09/772,027

Filed

January 29, 2001

For

LOGIC INTEGRATED CIRCUIT, AND RECORDING

MEDIUM READABLE BY A COMPUTER, WHICH STORES A SOURCE OF CPU CORE ON SAID LOGIC

INTEGRATED CIRCUIT

Our Ref.

F-6810

Sir:

A right of priority under 35 U.S.C §119 is hereby claimed based on applicant's following corresponding foreign application(s):

Country

No.

Filing Date

Japan

2000-024826

January 28, 2000

A certified copy of said foreign application is annexed hereto.

Respectfully submitted,

JORDAN AND HAMBURG LLP

C. Bruce Hamburg Reg. No. 22,389

Attorney for Applicants

CBH/ss Enc.

Certificate of Mailing Under 37 CFR 1.8

I hereby certify that this correspondence is being deposited with the United States Postal Service as first class mail in an envelope addressed to ASSISTANT COMMISSIONER FOR PATENTS,

WASHINGTON, DC 20231 on February 12, 2001

C. Bruce Hamburg

(Name)

0

Jordan and Hemburgh F. 16810 Kenji SHIGEKTetal. 09/772,027



本 国 特 許 庁
PATENT OFFICE
JAPANESE GOVERNMENT

別紙派や短電類に記載されている事項は下記の出願審類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed at this Office.

出 願 年 月 日 Date of Application:

2000年 1月28日

出 願 番 号 Application Number:

特願2000-024826

颠 人 oplicant (s):

株式会社ローラン 株式会社ダイヘン

CERTIFIED COPY OF PRIORITY DOCUMENT


2001年 1月26日

特 許 庁 長 官 Commissioner, Patent Office









出証番号 出証特2001-3001092

特2000-024826

【書類名】 特許願

【整理番号】 11037H

【提出日】 平成12年 1月28日

【あて先】 特許庁長官 殿

【国際特許分類】 G06F 15/78

【発明の名称】 論理集積回路及びそのCPUコアのソースを記録したコ

ンピュータ読み取り可能な記録媒体

【請求項の数】 7

【住所又は居所】 大阪市北区東天満1丁目4番16号 株式会社ローラン

内

【氏名】 茂木 建二

【発明者】

【住所又は居所】 大阪市淀川区田川2丁目1番11号 株式会社ダイヘ

ン内

【氏名】 田中 良平

【発明者】

【発明者】

【住所又は居所】 大阪市北区東天満1丁目4番16号 株式会社ローラン

内

【氏名】 中尾 俊充

【特許出願人】

【識別番号】 595107944

【氏名又は名称】 株式会社ローラン

【代表者】 中尾 俊充

【特許出願人】

【識別番号】 000000262

【氏名又は名称】 株式会社ダイヘン

【代表者】 西松 大三

【代理人】

【識別番号】

100084375

【弁理士】

【氏名又は名称】

板谷 康夫

【手数料の表示】

【予納台帳番号】

009531

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

不要

【書類名】 明細書

【発明の名称】 論理集積回路及びそのCPUコアのソースを記録したコンピュータ読み取り可能な記録媒体

【特許請求の範囲】

【請求項1】 CPUコアを有するフィールド・プログラマブル・ゲート・アレイ等の論理集積回路において、

前記CPUコアは、レジスタ、メモリ、及びこれらの制御部を備え、

前記CPUコアは、マイクロコードを含む命令を保有し、

前記制御部は、前記レジスタやメモリに対するイネーブル信号出力用の制御線を有し、前記命令を読み込み、この命令に含まれるマイクロコードを構成する各ビットのオン/オフ情報を前記制御線を介して各ビットに割り当てられたレジスタやメモリに伝達して、これらレジスタやメモリの状態を制御するようにしたことを特徴とする論理集積回路。

【請求項2】 前記CPUコアは、前記メモリに対するアクセスの際のアドレスポインタ用のレジスタを有し、

前記制御部は、前記アドレスポインタ用レジスタへのインクリメント又はデクリメント指示用の制御線を有し、前記命令を読み込み、この命令に含まれるマイクロコード中の前記アドレスポインタ用レジスタのインクリメント又はデクリメント指示用のビットのオン/オフ情報を前記指示用制御線を介して前記アドレスポインタ用レジスタへ伝達し、

前記アドレスポインタ用レジスタは、前記制御部から前記指示用制御線を介してインクリメント又はデクリメント指示用のビットのオン情報を受け取った場合に、保持しているアドレスの値をカウント・アップ又はカウント・ダウンさせることを特徴とする請求項1に記載の論理集積回路。

【請求項3】 CPUコアを有するフィールド・プログラマブル・ゲート・アレイ等の論理集積回路において、

前記CPUコアは、プログラム格納用メモリ、データ格納用メモリ、及びこれ らのメモリとCPUコア全体との制御を行う制御部を備え、

前記プログラム格納用メモリ及びデータ格納用メモリは、完全同期式メモリで

あり、

前記制御部は、3段パイプライン構成での並列処理を行い、通常のクロックよりも高速のクロックを使用して、前記プログラム格納用メモリ及びデータ格納用メモリからのデータを読み込むことを特徴とする論理集積回路。

【請求項4】 前記CPUコアは、汎用レジスタをさらに備えると共に、メモリデータ入出力用のマルチプレクサを介することなく、前記汎用レジスタへのデータ入出用のマルチプレクサのみを介して該汎用レジスタとメモリとを接続するデータ伝送経路を持ち、このデータ伝送経路を使用して前記メモリからのデータを前記汎用レジスタに入力することを特徴とする請求項1又は請求項3に記載の論理集積回路。

【請求項5】 前記CPUコアは、汎用レジスタをさらに備えると共に、ALUを介することなく、メモリデータ入出力用のマルチプレクサのみを介して該汎用レジスタとメモリとを接続するデータ伝送経路を持ち、このデータ伝送経路を使用して前記メモリへのデータを出力することを特徴とする請求項1又は請求項3に記載の論理集積回路。

【請求項6】 前記CPUコアは、データの入力部と出力部が独立してアクセス可能なメモリであるFIFOからのデータ入力用のインタフェースが組み込まれたマルチプレクサを有し、このマルチプレクサを介して前記FIFOからのデータを読み込むための命令を持つことを特徴とする請求項1又は請求項3に記載の論理集積回路。

【請求項7】 CPUコアについてのソースを記録したコンピュータ読み取り可能な記録媒体であって、

前記ソースは、請求項1乃至請求項6のいずれかに記載の論理集積回路上のC PUコアについてのハードウェア記述言語レベルのソースであることを特徴とするCPUコアのソースを記録したコンピュータ読み取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、FA機器、通信機器、家電製品等に組み込まれるフィールド・プロ

グラマブル・ゲート・アレイ(以下、FPGAと略す)、プログラマブル・ロジック・デバイス(以下、PLDと略す)等の再プログラミング可能な論理集積回路に係わり、特に、論理集積回路上にCPUコアを構築する技術に関する。

[0002]

【従来の技術】

従来のFPGA、PLD等のユーザが手元で機能を完成させる方式の論理集積回路では、複雑な解析ロジックを構築する場合に、解析ロジックを直接ハードウェア記述言語で記述して、そのロジックに該当するハードウェア回路を作成する方法が採用されていた。これに対して、ASIC (Application Specific IC)の分野では、CPUコアを有するシステムLSIの構成を採るものが多く、複雑な解析処理については、CPUコア内部のプログラムで処理する方式が採用されている。

[0003]

【発明が解決しようとする課題】

しかしながら、上記のような従来の解析ロジックに相当するハードウェア回路を作成する方式のFPGA又はPLDでは、複雑な解析ロジックを構築する場合に、回路の規模が大きくなり、また、プロトコル等の更新の頻繁なロジックの回路を構築する場合には、ロジックを更新する度にハードウェア回路を組み替える必要が生じる。また、上記のような従来のASICに用いられているCPUコアをFPGA又はPLDに直接組み込んだ場合には、ゲートの使用率が大きくなり、また、FPGA又はPLD上におけるCPUコアの占有面積が大きくなる。さらにまた、従来のASICに用いられているCPUコアは、FPGA又はPLD上の回路における内部配線遅延特性を考慮して作成されていないため、FPGA又はPLD上に組み込まれた場合に、パーフォーマンスが低下して、動作スピードが低速となるという問題があった。また、従来のCPUコアには、3段パイプライン構成上で内部のプログラムやデータの格納用のメモリを完全同期式メモリとした場合に、メモリからレジスタへのロード命令と、同じレジスタからメモリへのストア命令を連続して実行すると、メモリからレジスタへのデータの読み出しが、レジスタからメモリへのデータの書き込みに間に合わず、パイプライン・

ストールが生じるので、処理が低速になるという問題があった。

[0004]

本発明は、上述した問題点を解決するためになされたものであり、FPGAや PLD等の論理集積回路上に簡易で高パーフォーマンスのCPUコアを構築する ことができるようにして、論理集積回路上における解析ロジックの省スペース化 を図ることが可能で、ロジックを更新する度にハードウェア回路を組み替える必要のないFPGA又はPLD及びそのCPUコアのソースを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。また、3段パイプライン構成上で完全同期式メモリを採用した場合でも、パイプライン・ストールが生じないようにして、CPUコアの処理の高速化を図ることが可能な論理集積回路 及びそのCPUコアのソースを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。

[0005]

【課題を解決するための手段】

上記目的を達成するために本発明は、CPUコアを有するフィールド・プログラマブル・ゲート・アレイ等の論理集積回路において、CPUコアは、レジスタ、メモリ、及びこれらの制御部を備え、CPUコアは、マイクロコードを含む命令を保有し、制御部は、レジスタやメモリに対するイネーブル信号出力用の制御線を有し、命令を読み込み、この命令に含まれるマイクロコードを構成する各ビットのオン/オフ情報を制御線を介して各ビットに割り当てられたレジスタやメモリに伝達して、これらレジスタやメモリの状態を制御するようにしたものである。

[0006]

上記構成においては、制御部が、命令をデコードしてレジスタやメモリに対する制御信号を生成することなく、命令中のマイクロコードを構成する各ビットのオン/オフ情報を直接用いて、各ビットに対応したレジスタやメモリの状態を制御するので、制御部の行う処理を簡略化することができる。これにより、制御部を簡易な構成とすることができる。

[0007]

また、CPUコアは、メモリに対するアクセスの際のアドレスポインタ用のレジスタを有し、制御部は、アドレスポインタ用レジスタへのインクリメント又はデクリメント指示用の制御線を有し、命令を読み込み、この命令に含まれるマイクロコード中のアドレスポインタ用レジスタのインクリメント又はデクリメント指示用のビットのオン/オフ情報を、指示用制御線を介してアドレスポインタ用レジスタへ伝達し、アドレスポインタ用レジスタは、制御部から指示用制御線を介してインクリメント又はデクリメント指示用のビットのオン情報を受け取った場合に、保持しているアドレスの値をカウント・アップ又はカウント・ダウンさせることが望ましい。このアドレスポインタ用レジスタを繰り返し利用しながらメモリに対するアクセスを行うことにより、メモリ上の連続したアドレス空間のデータ処理を効率的に行うことができる。

[8000]

また、請求項3の発明は、CPUコアを有するフィールド・プログラマブル・ゲート・アレイ等の論理集積回路において、CPUコアは、プログラム格納用メモリ、データ格納用メモリ、及びこれらのメモリとCPUコア全体との制御を行う制御部を備え、プログラム格納用メモリ及びデータ格納用メモリは、完全同期式メモリであり、制御部は、3段パイプライン構成での並列処理を行い、通常のクロックよりも高速のクロックを使用して、プログラム格納用メモリ及びデータ格納用メモリからのデータを読み込むものである。

[0009]

この構成においては、制御部は、通常のクロックよりも高速のクロックを使用して、完全同期式メモリであるプログラム格納用メモリ及びデータ格納用メモリからのデータを読み込むので、通常のクロックを使用してこれらのデータを読み込んだ場合と比べて、これらのメモリに格納された命令やデータの読み込みのタイミングを早めることができる。これにより、例えば、データ格納用メモリからレジスタへのデータの読み出し命令と、同じレジスタからデータ格納用メモリへのデータの書き込み命令が連続して実行された場合でも、データ格納用メモリからレジスタへのデータの読み出しが、後続するレジスタからデータ格納用メモリへのデータの書き込みに間に合い、従って、3段パイプライン構成上で完全同期

式メモリを採用しているにも拘わらず、パイプライン・ストールが生じないよう にすることができる。

[0010]

また、CPUコアは、汎用レジスタをさらに備えると共に、メモリデータ入出力用のマルチプレクサを介することなく、汎用レジスタへのデータ入出用のマルチプレクサのみを介して汎用レジスタとメモリとを接続するデータ伝送経路を持ち、このデータ伝送経路を使用してメモリからのデータを汎用レジスタに入力することが望ましい。これにより、汎用レジスタが、メモリデータ入出力用のマルチプレクサを介することなく、汎用レジスタ用のマルチプレクサのみを介してメモリからのデータを入力することができるので、メモリから汎用レジスタへのデータの読み込み処理の高速化を図ることができる。

[0011]

また、CPUコアは、汎用レジスタをさらに備えると共に、ALUを介することなく、メモリデータ入出力用のマルチプレクサのみを介して汎用レジスタとメモリとを接続するデータ伝送経路を持ち、このデータ伝送経路を使用してメモリへのデータを出力することが望ましい。これにより、汎用レジスタが、ALUを介することなく、メモリデータ入出力用のマルチプレクサのみを介してメモリへのデータを出力することができるので、汎用レジスタからメモリへのデータの書き込み処理の高速化を図ることができる。

[0012]

また、CPUコアは、データの入力部と出力部が独立してアクセス可能なメモリであるFIFOからのデータ入力用のインタフェースが組み込まれたマルチプレクサを有し、このマルチプレクサを介してFIFOからのデータを読み込むための命令を持つことが望ましい。これにより、このマルチプレクサにFIFOを接続して、FIFOからのデータの読み込み命令を発することで、FIFOのデータを容易にCPUコア内に読み込むことができる。

[0013]

また、請求項7の発明は、CPUコアについてのソースを記録したコンピュータ読み取り可能な記録媒体であって、そのソースを、請求項1乃至請求項6のい

ずれかに記載のフィールド・プログラマブル・ゲート・アレイ等の論理集積回路上のCPUコアについてのハードウェア記述言語レベルのソースとしたものである。この構成においては、コンピュータにソースを読み取らせることにより、上記と同様な作用を得ることができる。

[0014]

【発明の実施の形態】

以下、本発明の一実施形態による論理集積回路であるフィールド・プログラマ ブル・ゲート・アレイ(以下、FPGAという)について図面を参照して説明す る。図1に本実施形態によるFPGAのCPUコア周辺の構成を示す。FPGA 1は、簡易なRISCプロセッサであるCPUコア2、再利用可能なマクロセル やメガセル等のIP(Intellectual Property)3、マスタ・クロック4、及び CPUコア2の実機テストを行う際にデータや制御信号の流れをコントロールす るASH (Adaptive Scan Handler:適用型走査処理部) 36より構成される。C PUコア2は、FPGA1上の解析ロジックの規模を小さくするために組み込ま れたIPの一種である。このCPUコア2は、命令の内容をデコードしてCPU コア2全体の制御を行うマイクロ・コントローラ5、種々のレジスタやマルチプ レクサから成るデータパス6、CPUコア2の処理を記述したプログラムを格納 するプログラム・メモリ7、CPUコア2が使用するデータを記憶するデータ・ メモリ8、マイクロコード(レジスタ等の制御用のビット情報からなるコード) に基づいてレジスタ等を制御するマイクロコード・コントローラ9を含む。また 、CPUコア2は、ASH36からの制御信号に基づいてCPUコア2内部のレ ジスタ等に対するデータの入出力等を行うためのスキャン・パス10を備えてい る。さらに、CPUコア2は、FPGA1の内部又は外部で発生する割り込み信 号を検出してマイクロ・コントローラ5へ通知する割り込みコントローラ11、 RS-232CインタフェースによりFPGA1内部の通信を行うためのRS-232Cモジュール12、CPUコア2の内部タイマであるタイマ13、マスタ ・クロック4に基づいてデータパス6内のレジスタ等に対するクロックを生成す るクロック・ジェネレータ14を備えている。

[0015]

上記マイクロコード・コントローラ9は、プログラム・メモリ7に格納された命令中のマイクロコードと第1オペコード(図9参照)を読み取り、マイクロ・コントローラ5は、上記プログラム・メモリ7に格納された命令中のマイクロコード以外の部分を読み取る。そして、これらマイクロ・コントローラ5とマイクロコード・コントローラ9の各々は、それぞれの読み取った情報に基づいてデータパス6内の各種レジスタやマルチプレクサの制御を行う。つまり、マイクロ・コントローラ5とマイクロコード・コントローラ9よりデータパス全体の制御部20が構成される。

[0016]

次に、上記データパス6の構成について説明する。上記データパス6は、算術 論理演算器(Arithmetic Logic Unit:以下、ALUと略す)、プログラム・カウ ンタ(Program Counter:以下、PCと略す)22、フェッチ(Fetch)用の命令レ ジスタであるIRF(Instruction Register for Fetch)23、イグゼキュート (Execute)用の命令レジスタであるIRE (Instruction Register for Execute)24、データ・メモリ8等のアドレスを示すために用いられるアドレスポイン タ用レジスタであるX-REG(X Register)25、Y-REG(Y Register) 26、スタックポインタ(Stack Pointer:以下、SPと略す)27、汎用レジス タであるA-REG(A Register)28、B-REG(B Register)29、プロ グラム・メモリ7のアドレス用のマルチプレクサであるP-MUX(Program Co unter Multiplexer) 3 0、データ・メモリ8のアドレス用のマルチプレクサであ るSA-MUX(Sram Address Multiplexer)31、データ・メモリ8に対する データ入出力用のマルチプレクサであるDATA-MUX (Data Multiplexer) 32、汎用レジスタに対するデータ入出力用のマルチプレクサであるREG-M UX (Register Multiplexer) 33、ユーザがCPUコア2の外部に作成したF IFO(First-In First-out) 18に対するデータ入出力用のマルチプレクサで あるF-MUX(Fifo Multiplexer)34、IP3に対するデータ入出力用のマ ルチプレクサである I P-MUX (IP Multiplexer) 35より構成される。

[0017]

上記のCPUコア2には、FPGA1に特化した配線経路の工夫がなされてい

る。何故なら、一般にASICやゲートアレイ(Gate Array)と比較して、FPGAやPLD(Programmable Logic Device)の場合は、内部配線遅延特性がシステムのパーフォーマンスに大きな影響を与えるため、FPGA1上にCPUコア2を構築する場合には、この点を考慮する必要があるからである。以下に、CPUコア2上の汎用レジスタやデータ・メモリ8周辺の配線経路の工夫について説明する。

[0018]

先ず、図2を参照して、データ・メモリ8から汎用レジスタであるA-REG 28にデータをロードする際の配線経路に関する工夫について説明する。データ ・メモリ8からA-REG28にデータをロードする際の配線経路(配線P1, P2より構成される配線経路)は、データ・メモリ8を汎用レジスタ用のマルチ プレクサであるREG-MUX33のみを介してA-REG28と結ぶものであ る。従来のASIC等のCPUコアの場合、通常、データ・メモリから汎用レジ スタ(A-REG28に相当)にデータをロードする際の配線経路は、データ・ メモリのデータ入出力用のマルチプレクサ(DATA-MUX32に相当)と汎 用レジスタ用のマルチプレクサ(REG-MUX33に相当)を介してデータ・ メモリを汎用レジスタと結ぶものであった。しかし、FPGA1上でCPUコア 2を構築する場合、データ・メモリ8からの出力データが、データ・メモリ8用 のマルチプレクサであるDATA-MUX32と汎用レジスタ用のマルチプレク サであるREG-MUX33の2つのマルチプレクサを通過すると、配線遅延の 時間が長くなる。従って、高速な処理を行う場合に、データ・メモリ8からのデ ータをA-REG28に読み込むタイミング(マイクロコード・コントローラ9 からA-REG28のLD端子へ出力されるイネーブル信号と、クロック・ジェ ネレータ14からA-REG28へ送られるクロック信号により決定されるタイ ミング)に、データ・メモリ8からA-REG28のDIN端子へのデータの出 力が間に合わない。このため、上記のように、データ・メモリ8を、データ・メ モリ用のマルチプレクサであるDATA-MUX32を介することなく、汎用レ ジスタ用のマルチプレクサであるREG-MUX33のみを介してA-REG2 8と結ぶ配線経路を設けて、この配線経路を通してデータ・メモリ8からのデー

タをA-REG28に読み込むことにより、配線遅延の時間を短縮した。これにより、高速な処理を行う場合でも、データ・メモリ8からのデータをA-REG28に読み込むタイミングに、データ・メモリ8からA-REG28のDIN端子へのデータの出力が間に合うので、データ・メモリ8からA-REG28へのデータの読み込み処理(ロード処理)の高速化を図ることができる。上記の説明では、汎用レジスタとしてA-REG28を用いた場合について説明したが、汎用レジスタとしてB-REG29を用いた場合も同様である。

[0019]

次に、図3を参照して、汎用レジスタであるA-REG28からデータ・メモ リ8にデータをストアする際の配線経路に関する工夫について説明する。A-R EG28からデータ・メモリ8にデータをストアする際の配線経路(配線P3, P4より構成される配線経路)は、A-REG28をデータ・メモリ用のマルチ プレクサであるDATA-MUX32のみを介してデータ・メモリ8と結ぶもの である。従来のASIC等のCPUコアの場合、通常、汎用レジスタ(A-RE G28に相当)からデータ・メモリにデータをストアする際の配線経路は、汎用 レジスタをALUとデータ・メモリ用のマルチプレクサ(DATA-MUX32 に相当)とを介してデータ・メモリと結ぶものであった。しかし、FPGA1上 でCPUコア2を構築する場合、汎用レジスタ(A-REG28)からの出力デ ータが、ALU21を通過すると、配線遅延の時間が長くなる。従って、高速な 処理を行う場合に、データ・メモリ8の書き込みタイミング(マイクロコード・ コントローラ9からデータ・メモリ8のWR端子へ出力されるWE (Write Enab le)信号と、クロック・ジェネレータ14からデータ・メモリ8へ送られるクロ ック信号とにより決定されるタイミング)に、A-REG28からデータ・メモ リ8のDIN端子へのデータの出力が間に合わない。このため、上記のように、 A-REG28 をALU21 を介することなく、DATA-MUX32 のみを介 してデータ・メモリ8と結ぶ配線経路を設けて、この配線経路を通してA-RE G28からのデータをデータ・メモリ8に書き込むことにより、配線遅延の時間 を短縮した。これにより、高速な処理を行う場合でも、A-REG28からデー タ・メモリ8のDIN端子へのデータの出力が、データ・メモリ8の書き込みタ

イミングに間に合うので、A-REG28からデータ・メモリ8へのデータの書き込み処理(ストア処理)の高速化を図ることができる。上記の説明では、汎用レジスタとしてA-REG28を用いた場合について説明したが、汎用レジスタとしてB-REG29を用いた場合も同様である。

[0020]

CPUコア2は、FIFOからのデータ入力命令やポストインクリメント命令等のデータ転送に便利な命令を実現できる機構を採用している。先ず、図4を参照して、FIFOからのデータ入力命令を実現するための機構について説明する。上述したように、CPUコア2は、外部のFIFO18に対するデータ入力用のマルチプレクサであるF−MUX34を有している。このF−MUX34には、FIFOインタフェースが組み込まれている。また、CPUコア2は、FIFO18に対して読み込み用の制御信号を発することができる。CPUコア2は、FIFO命令の実行時に、FIFO18に対して読み込み用の制御信号を発し、F−MUX34に組み込まれたFIFOインタフェースを用いて、FIFO18からのデータを汎用レジスタであるA−REG28,B−REG29に読み込む。F−MUX34の入力ポート0~3は、FIFO18からのデータの読み込み以外にも、外部信号の入力や外部レジスタ41等からの固定値の入力にも用いることができる。従って、CPUコア2は、FIFO命令を実行することで、外部信号のモニタ等も行うことができる。

[0021]

次に、図5を参照して、ポストインクリメント命令を実現するための機構について説明する。上述したように、CPUコア2は、データ・メモリ8等のアドレスを示すために用いられるアドレスポインタ用レジスタであるX-REG25を有している。このX-REG25には、マイクロコード・コントローラ9からのインクリメント指示の受信用の制御線L5が接続されている。また、X-REG25は、この制御線L5を介してインクリメント指示の信号が入力された場合に、内部で保持しているアドレスの値をカウント・アップさせる回路を有している。マイクロコード・コントローラ9は、プログラム・メモリ7中のポストインクリメント命令を読み込むと、この命令中のマイクロコードのインクリメント指示

用のビットのオン情報(インクリメント指示信号)を、制御線L5を介してX-REG25へ伝達する。X-REG25は、このインクリメント指示用のビットのオン情報を受け取ると、内部で保持しているアドレスの値に1を加算する。このX-REG25内部のアドレスの値は、データ・メモリ8のアドレス入力用のマルチプレクサであるSA-MUX31を介してデータ・メモリ8のアドレス入力用の端子であるADR端子に出力される。従って、ポストインクリメント命令を繰り返して用いることで、データ・メモリ8のアドレスに対応したX-REG25の値を順次カウント・アップさせていくことができる。これにより、データ・メモリ8上の連続したアドレス空間のデータを効率的に処理することができる

[0022]

次に、図6乃至図8を参照して、CPUコア2に採用されている3段パイプラ イン構成上で完全同期式メモリにアクセスする場合の処理の高速化を図るための 工夫について説明する。前述した図1に示すように、CPUコア2は、プログラ ム格納用のプログラム・メモリ7とデータ記憶用のデータ・メモリ8とを別個に 持つ。これらのメモリ7,8は、共に完全同期式メモリである。何故なら、非同 期式メモリの場合は、回路の大規模化・高速化に伴って、信号遅延の問題が大き くなる。すなわち、メモリの回路構成によって、メモリにアドレスを指定してか らメモリからのデータが出力されるまでの時間に差がある。従って、プログラム ・メモリ7とデータ・メモリ8は、両方とも完全同期式メモリであることが望ま しい。しかし、3段パイプライン構成上でこれらのメモリ7,8を完全同期式メ モリとすると、シングルクロックでこれらのメモリにアクセスした場合に、以下 の問題が生じる。例えば、図6に示されるように、データ・メモリ8上のADR 1のアドレスのデータを図1のA-REG28にロードする命令(LDA命令) と、このロード命令で読み出したA-REG28のデータをデータ・メモリ8上 のADR2のアドレスにストアする命令(STA命令)とを連続して実行した場 合には、プログラム・メモリフからのデータの読み込みと、データ・メモリ8か らのデータの読み込みとは、クロックの立ち下がり時にしか行えないため、ロー ド命令によるA-REG28の更新が、ストア命令によりA-REG28のデー

タをデータ・メモリ8に書き込むタイミングに間に合わない。すなわち、図1の制御部20は、STA命令のコマンド解読のタイミングで、データ・メモリ8へのデータ書き込み許可信号であるWE(Write Enable)信号を出力し、このWE信号の出力中にクロックが立ち上がるタイミング(図中の矢印t8で示されるタイミング)で、A-REG28のデータをデータ・メモリ8に書き込むが、この時点では、A-REG28の内容はデータ・メモリ8上のADR1のアドレスのデータに更新されていない。従って、ストア命令の実行により、データ・メモリ8のADR2のアドレスには、ロード命令実行前のA-REG28のデータが書き込まれてしまう。

[0023]

上記の問題をシングルクロックのままで解決するためには、図7に示されるように、上記のロード命令(LDA命令)とストア命令(STA命令)との間にNOP(No Operation)を挿入すれば、ロード命令による図1のA-REG28の更新が、ストア命令によりA-REG28のデータをデータ・メモリ8に書き込むタイミング(図中の矢印t10で示されるタイミング)に間に合う。しかし、このようにNOPを挿入すると、CPUコア2の処理が低速になる。

[0024]

そこで、本実施形態によるCPUコア2の制御部20は、通常のクロックに加えて、4倍クロックを使用して、プログラム・メモリ7とデータ・メモリ8とに対するアクセスを行う。すなわち、図8に示されるように、プログラム・メモリ7及びデータ・メモリ8からのデータの読み込みには4倍クロックを使用し、A-REG28やデータ・メモリ8へのデータの書き込みにはシングルクロックを使用する。また、データ・メモリ8上のアドレスの計算処理をコマンド解読処理から2分の1クロック遅らせる方式を採用している。これにより、NOPを挿入しなくても、ロード命令によるA-REG28の更新が、ストア命令によりA-REG28のデータをデータ・メモリ8に書き込むタイミング(図中の矢印t7で示されるタイミング)に間に合うようになり、従って、CPUコア2の処理の高速化を図ることができる。

[0025]

次に、図9を参照して、このCPUコア2に採用されているマイクロ・コント ローラ5を簡易な構成とするための工夫について説明する。このCPUコア2で 用いられる命令51は、マイクロコード52、第1オペコード53、第2オペコ ード54、及びアドレス/即値データ55より構成される。この命令51の全体 のレングスは32ビットであり、その先頭8ビットがマイクロコード52に割り 当てられている。このマイクロコード52の各ビットのうちの先頭5ビット61 ~65は、データパス6中のレジスタやデータ・メモリ8の制御に用いられる制 御ビットCである。マイクロコード52中の各ビット61~64は、それぞれA -REG28, データ・メモリ8, B-REG29, X-REG25に対応した 書き込み制御用のビットであり、また、制御ビット65は、X-REG25に対 するインクリメント指示用のビットである。図1で前述したマイクロコード・コ ントローラ9は、A-REG28, B-REG29, X-REG25のLD端子 、及びデータ・メモリ8のWR端子との間にイネーブル信号出力用の制御線L1 ~ L 4 を有しており、また、X-REG25のINC端子との間にインクリメン ト指示信号出力用の制御線L5を有している。マイクロコード・コントローラ9 は、命令51中のマイクロコード52の読み込み時に、マイクロコード52中の 各制御ビット61~64が1(オン)であれば、各制御線L1~L4を介して各 制御ビット61~64のそれぞれに対応したレジスタ25,28,29及びデー タ・メモリ8に書き込み許可用のイネーブル信号を送出するが、各制御ビット6 1~64が0(オフ)の場合には、イネーブル信号を送出しない。また、マイク ロコード・コントローラ9は、マイクロコード52中の制御ビット65が1(オ ン)であれば、制御線L5を介してX-REG25にインクリメント指示信号を 出力するが、制御ビット65が0(オフ)の場合には、イネーブル信号を送出し ない。これにより、マイクロコード52中の各制御ビット61~65のオン/オ フ情報をそのまま用いて、レジスタ25,28,29及びデータ・メモリ8を制 御することができるので、従来、マイクロ・コントローラが、命令の内容を解読 した上で行っていた各種レジスタやメモリに対する制御の一部を、命令の内容を 解読することなく、容易に行うことができる。従って、マイクロ・コントローラ 5が行う制御処理から主要なレジスタやメモリに対する制御処理を除去すること

ができるので、マイクロ・コントローラ5の構成を簡易にして、図1の制御部2 0全体の構成の簡易化を図ることができる。

[0026]

上記のCPUコア2は、従来のASIC等に組み込まれたシステムLSI上のCPUコアとは異なり、システムLSIを構成するIPの仕様に応じて、CPUコア2のアーキテクチャをカスタマイズすることができ、また、変更した内容に応じてCPUコア2のテストを行うことができる。このCPUコア2のカスタマイズ及びテストは、パソコンを用いて行う。すなわち、CPUコア2のカスタマイズに先立って、図11に示されるCD-ROM73(請求項でいうコンピュータ読み取り可能な記録媒体)からパソコン71に、CPUコア2のソースと、CPUコア2のカスタマイズ及びテストを行うためのツールをインストールしておき、このツールを用いてCPUコア2のカスタマイズ及びテストを行う。

[0027]

図10に上記のCPUコア2のカスタマイズ処理とカスタマイズ後のCPUコ ア2の検証処理の流れを示す。ユーザは、ターゲットとなるIP3に応じて、C PUコア2の命令の追加、変更、削除の仕様を決定し(#1)、この仕様に応じ て、図12に示されるカスタマイズ画面81からCPUコア2のアーキテクチャ の定義を行う(#2)。具体的には、カスタマイズ画面81上のレジスタ定義用 ウィンド82からCPUコア2内の各種レジスタの追加、変更、削除を行い、ま た、命令定義用ウィンド83から簡易言語を用いてCPUコア2内の各種命令の 追加、変更、削除を行う。そして、プログラム・メモリ7に格納するプログラム を作成して(#3)、パソコン71上でこのプログラムのシミュレーション(オ フライン・デバッグ)を行い(#4)、このシミュレーションによる検証結果が 〇Kでなければ(#5でNO)、検証結果がOKになるまで(#5でYES)、 プログラムの修正(#6)とシミュレーション(#4)を繰り返す。そして、検 証結果がOKになると(#5でYES)、#2で定義したCPUコア2の内容に 応じたCPUコア2のVHDL(VHSIC Hardware Description Language) レベル のソースの生成(#7)と、ターゲットとなるIP3のVHDLレベルのソース の生成(#8)を行った後、これらのソースの論理合成を行い(#9)、その論

理合成結果をFPGA1にダウン・ロードする(#10)。そして、論理合成結果をダウン・ロードした後のFPGA1とパソコン71とを接続して、FPGA1上のCPUコア2についての実機テスト(オンライン・デバッグ)を行う(#11)。

[0028]

次に、図11を参照して、上記の論理合成結果のダウン・ロード及びダウン・ロード後のCPUコア2の実機テストについて説明する。パソコン71は、インタフェース装置(ASAP: Adaptive Scan Agent Pod)72を介してFPGA1と接続される。このASAP72は、TAP(Test Access Port)と呼ばれるバウンダリ・スキャン・テスト用の専用端子を備えており、パソコン71は、この専用端子を介してFPGA1への論理合成結果のダウン・ロードや、FPGA1上のCPUコア2の実機テストを行う。FPGA1は、IP3やCPUコア2等のユーザ・ロジック回路のデバッグ用モジュールであるASH36を有している。ユーザは、パソコン71からASAP72及びASH36を介してFPGA1上のCPUコア2やIP3のレジスタやメモリに対するデータの読み書きを行うことにより、CPUコア2やIP3の実機テストを行うことができる。パソコン71とASAP72との間のデータ伝送は、RS-232Cインタフェースにより行われるが、ASAP72とASH36の間のデータ伝送は、バウンダリ・スキャン・テスト用のJTAGインタフェースにより行われる。

[0029]

上述したように、本実施形態によるFPGA1によれば、図9で前述したように、CPUコア2の命令がマイクロコード52を含み、マイクロコード・コントローラ9が、命令を読み込んだ後に、マイクロコードを構成する各ビットのオン/オフ情報を、制御線を介して各ビットに割り当てられたレジスタ25,28,29やデータ・メモリ8に伝達して、これらを制御するようにしたので、マイクロ・コントローラ5の行う処理を簡略化することができる。また、CPUコア2内のレジスタや命令を図12で前述したカスタマイズ画面81から削除・変更・追加することができるので、不要なレジスタ、命令等を削除したり、便利な命令を追加することにより、マイクロ・コントローラ5の構成やその処理の簡略化を

行うことができる。これにより、FPGA1上に簡易なCPUコア2を構築することができるので、従来のASICに用いられているCPUコアをFPGA1に直接組み込んだ場合と比較して、FPGA1上におけるCPUコア2の占有面積を小さくすることができる。

[0030]


本発明は、上記実施形態に限られるものではなく、様々な変形が可能である。例えば、上記実施形態では、マイクロ・コントローラ5とは別にマイクロコード・コントローラ9を設けたが、マイクロコード・コントローラ9の機能をマイクロ・コントローラ5に組み込んで、これらを一体的に構成してもよい。また、上記実施形態では、通常のクロックに加えて4倍クロックを使用して、CPUコア2の処理の高速化を図ったが、使用するクロックの速さの組み合わせはこれに限らない。

[0031]

【発明の効果】

以上のように請求項1の発明によれば、制御部がCPUコアの保有するマイクロコードを含む命令を読み込み、この命令に含まれるマイクロコードを構成する各ビットのオン/オフ情報を制御線を介して各ビットに割り当てられたレジスタやメモリに伝達して、これらレジスタやメモリの状態を制御するようにしたので、制御部の行う処理を簡略化することができ、従って、制御部を簡易な構成とすることができると共に、フィールド・プログラマブル・ゲート・アレイ等の論理集積回路上に簡易なCPUコアを構築することができる。また、従来のASICに用いられているCPUコアをフィールド・プログラマブル・ゲート・アレイ等の論理集積回路に直接組み込んだ場合と比較して、論理集積回路上におけるCPUコアの占有面積を小さくすることができる。さらにまた、従来の解析ロジックに相当するハードウェア回路を作成する方式のフィールド・プログラマブル・ゲート・アレイ等の論理集積回路に比べて、解析ロジックの省スペース化を図ることができ、ロジックを更新した場合でも、ハードウェア回路を組み替えることなく、CPUコア内のプログラムの入れ替えだけで対応することができる。

[0032]



[0033]

ができる。

また、請求項3の発明によれば、制御部が通常のクロックよりも高速のクロックを使用して、完全同期式メモリであるプログラム格納用メモリ及びデータ格納用メモリからのデータを読み込むようにしたので、通常のクロックを使用してこれらのデータを読み込んだ場合と比べて、これらのメモリに格納された命令やデータの読み込みのタイミングを早めることができる。従って、例えば、データ格納用メモリからレジスタへのデータの読み出し命令と、同じレジスタからデータ格納用メモリへのデータの書き込み命令が連続して実行された場合でも、データ格納用メモリからレジスタへのデータの読み出しを、レジスタからデータ格納用メモリへのデータの書き込みに間に合わせることができる。これにより、3段パイプライン構成上で完全同期式メモリを採用しているにも拘わらず、パイプライン・ストールが生じないようにすることができ、従って、CPUコアの処理の高速化を図ることができる。

[0034]

また、CPUコアが、メモリデータ入出力用のマルチプレクサを介することなく、汎用レジスタへのデータ入出用のマルチプレクサのみを介して汎用レジスタとメモリとを接続するデータ伝送経路を持ち、このデータ伝送経路を使用してメモリからのデータを汎用レジスタに入力することにより、従来のメモリデータ入出力用のマルチプレクサと汎用レジスタへのデータ入出用のマルチプレクサの2段のマルチプレクサを介してメモリから汎用レジスタへのデータの読み込みを行うCPUコアと比べて、汎用レジスタへのデータの読み込み処理の高速化を図ることができる。

[0035]

また、CPUコアが、ALUを介することなく、メモリデータ入出力用のマルチプレクサのみを介して汎用レジスタとメモリとを接続するデータ伝送経路を持ち、このデータ伝送経路を使用してメモリへのデータを出力することにより、従来のALUとメモリデータ入出力用のマルチプレクサを介して汎用レジスタからメモリへのデータの書き込みを行うCPUコアと比べて、汎用レジスタからメモリへのデータの書き込み処理の高速化を図ることができる。

[0036]

また、CPUコアは、データの入力部と出力部が独立してアクセス可能なメモリであるFIFOからのデータ入力用のインタフェースが組み込まれたマルチプレクサを有し、このマルチプレクサを介してFIFOからのデータを読み込むための命令を持つことにより、FIFOのデータを容易にCPUコア内に読み込むことができる。これにより、CPUコアが、FIFOを介して論理集積回路内の異なるIP間のデータ転送を容易に行うことができる。

[0037]

また、請求項7の発明によれば、コンピュータにソースを読み取らせることにより、上記に記載の発明と同等の効果を得ることができる。

【図面の簡単な説明】

- 【図1】 本発明の一実施形態による論理集積回路上のCPUコア周辺の構成を示す図である。
- 【図2】 上記CPUコア内のデータ・メモリから汎用レジスタにデータをロードする際の配線経路に関する説明図である。
- 【図3】 上記CPUコア内の汎用レジスタからデータ・メモリにデータを ストアする際の配線経路に関する説明図である。
- 【図4】 上記CPUコアにおいてFIFOからのデータ入力命令を実現するための機構の説明図である。
- 【図5】 上記CPUコアにおいてポストインクリメント命令を実現するための機構の説明図である。
 - 【図6】 従来の3段パイプライン構成上で完全同期式メモリを採用したC

PUコアでロード命令とストア命令を続けて実行した場合におけるパイプライン 制御の問題点の説明図である。

- 【図7】 上記図6の説明図中におけるパイプライン制御の問題点をロード 命令とストア命令の間にNOPを挿入することにより解決した場合におけるパイプライン制御の説明図である。
- 【図8】 上記図6の説明図中におけるパイプライン制御の問題点を通常の クロックに加えて4倍クロックを用いてメモリにアクセスすることにより解決し た場合におけるパイプライン制御の説明図である。
- 【図9】 上記CPUコアの制御部をマイクロコードを用いて簡易な構成と するための説明図である。
- 【図10】 上記CPUコアのカスタマイズとデバッグの処理を示すフロー チャートである。
- 【図11】 上記FPGA上への論理合成結果のダウン・ロードとCPUコ アの実機テストを行うための構成図である。
 - 【図12】 上記CPUコアのカスタマイズ用の画面を示す図である。

【符号の説明】

- $1 \qquad \text{FPGA} \left(\mathbf{7} \mathbf{7} \mathbf{n} \mathbf{F} \cdot \mathbf{r} \mathbf{n} \mathbf{r} \right)$
- 2 CPUJ7
- 7 プログラム・メモリ (プログラム格納用メモリ)
- 8 データ・メモリ (メモリ、データ格納用メモリ)
- 9 マイクロコード・コントローラ (レジスタ及びメモリの制御部)
- 18 FIFO
- 20 制御部(全体の制御部)
- 21 ALU
- 25 X-REG (レジスタ、アドレスポインタ用レジスタ)
- 26 Y-REG (アドレスポインタ用レジスタ)
- 28 A-REG (レジスタ、汎用レジスタ)
- 29 B-REG (レジスタ)
- 32 DATA-MUX (メモリデータ入出力用のマルチプレクサ)

特2000-024826


- 33 REG-MUX (汎用レジスタ用のマルチプレクサ)
- 34 F-MUX (FIFO用のインタフェースが組み込まれたマルチプレ

クサ)


- 73 CD-ROM (コンピュータ読み取り可能な記録媒体)
- L1~L5 制御線(イネーブル信号出力用の制御線)
- L 5 制御線(指示用制御線)
- P1, P2 配線(請求項4におけるデータ伝送経路を構成する配線)
- P3, P4 配線(請求項5におけるデータ伝送経路を構成する配線)

【書類名】 図面


【図1】



.【図2】




【図3】




━━━ 本実施形態のデータの流れ

■■ ◆ 従来のデータの流れ


【図4】



【図5】




【図6】




6


【図7】




【図8】




【図9】




C:制御ビット 1:Enable 0:Disable



【図10】




【図11】





81 ∼





【要約】

【課題】 FPGA等の論理集積回路上において、簡易で高パーフォーマンスの CPUコアを構築することができるようにして、解析ロジックの省スペース化を 図ると共に、ロジック更新の度にハードウェア回路を組み替える必要をなくす。 【解決手段】 制御部が、命令を読み込み、この命令に含まれるマイクロコード を構成する各ビットのオン/オフ情報を、制御線L1~L5を介して各ビットに 割り当てられたレジスタ25,28,29やデータ・メモリ8に直接伝達して、 これらを制御するようにしたので、制御部の行う処理を簡略化することができる

。これにより、制御部を簡易な構成とすることができるので、FPGA等の論理 集積回路上に簡易なCPUコアを構築することができる。

【選択図】 図9

出願人履歴情報

識別番号

[595107944]

1. 変更年月日 1995年 7月 4日

[変更理由] 新規登録

住 所 大阪市北区東天満1丁目4番16号 都市計画合同ビル2F

氏 名 株式会社ローラン



出願人履歴情報

識別番号

[000000262]

1. 変更年月日 1990年 8月18日

[変更理由] 新規登録

住 所 大阪府大阪市淀川区田川2丁目1番11号

氏 名 株式会社ダイヘン